



شماره:
تاریخ:

اطلاعیه برگزاری جلسه دفاع از رساله

برگزاری جلسه دفاع از رساله

عنوان رساله: طراحی و توسعه روش عیب‌یابی برای آزمون مدارهای آنالوگ محدود با عیب‌های چندگانه

نام و نام خانوادگی دانشجو: معصومه خانلری

استاد/اساتید راهنما: دکتر مهدی احسانیان

ارزیاب داخلی (مرتبۀ علمی): دکتر امیر مسعود سوداگر (دانشیار)

ارزیاب داخلی (مرتبۀ علمی): دکتر مهدی علیاری (استادیار)

ارزیاب خارجی (مرتبۀ علمی، نام دانشگاه): دکتر شاهین حسابی (دانشیار، دانشگاه صنعتی شریف)

ارزیاب خارجی (مرتبۀ علمی، نام دانشگاه): دکتر ادیب ابریشمی فر (دانشیار، دانشگاه علم و صنعت)

نماینده تحصیلات تکمیلی دانشگاه (مرتبۀ علمی): دکتر مهدی دلربایی (استادیار)

چکیده (فارسی): آزمایش و تشخیص عیب، جزء جدایی ناپذیر و البته پر هزینه‌ای در فرآیند ساخت مدارهای

الکتریکی و الکترونیکی و همچنین خدمات پس از فروش است که با افزایش روزافزون پیچیدگی و کاهش چشمگیر اندازه این مدارها از اهمیت بیشتری برخوردار شده است. در این رساله روشی برای تشخیص عیبهای چندگانه در مدارهای آنالوگ ارائه می‌گردد که بر اساس آن به جای طراحی یک طبقه‌بند برای تفکیک تعداد زیادی از عیبها، به تعداد عناصر مدار سیستم طبقه‌بند طراحی می‌شود که هر یک تنها به تشخیص وضعیت یک عنصر (سالم، اتصال کوتاه، مدار باز، انحراف از محدوده تolerانس) می‌پردازند. به این ترتیب خطای طبقه‌بندی کاهش می‌یابد و می‌توان تعداد زیادی از عیبها را برای تشخیص در نظر گرفت. در طراحی طبقه‌بند، ابتدا نواحی شامل داده‌های کلاس عیب با استفاده از روش SVDD که یک روش بازشناسی الگو است، شناسایی می‌شوند. سپس الگوریتم نوین IKFCM برای طبقه‌بندی کلاسهای واقع در این نواحی مورد استفاده قرار می‌گیرند. همچنین روشی برای انتخاب نقاط آزمایش مدار ارائه شده است که با استفاده از آن گره‌های موثر در تشخیص بهتر عیبها شناسایی می‌شوند. ایده به کار رفته در این روش این است که گره‌هایی انتخاب شوند که با استفاده از آنها تعداد داده‌های کلاس سالم واقع در نواحی عیب به کمترین حد برسد. نتایج پیاده‌سازی این روش روی چند نمونه مدار آنالوگ نشان‌دهنده دقت بالای آن از نظر قدرت تشخیص وضعیت عناصر مدار به ویژه قدرت تشخیص عناصر معیوب مدار است.

زمان: یکشنبه ۹۹/۳/۲۵ ساعت ۱۸

مکان: جلسه دفاعیه بصورت کاملاً مجازی برگزار می‌شود.